隨著全球晶圓代工市場的競爭加劇，三星電子計劃在其2奈米晶片製程中引入最新的「背面電軌」（BSPDN）技術。此技術有望將晶片的尺寸比傳統的前端配電網絡（PDN）技術縮小17%。三星預計於2027年量產2奈米晶片時採用BSPDN技術，旨在縮短與台積電的技術差距。
BSPDN技術帶來的改變
根據《韓國經濟日報》報導，三星代工製程設計套件（PDK）開發團隊副總裁李成宰（Lee Sungjae）指出，BSPDN技術，即「晶背供電」技術，相較於傳統PDN技術，除了能縮小晶片尺寸外，還能提升晶片效能與功率，分別提高8%與15%。李成宰在西門子EDA論壇上詳細介紹了BSPDN技術的優勢，這是三星晶圓代工部門首次公開此技術的細節。
全球競爭格局
BSPDN被視為次世代晶圓代工技術，該技術將電軌放置在矽晶圓的背面，以消除電力與訊號線的瓶頸，有效縮減晶片尺寸。今年，英特爾率先在其20A製程（即2奈米節點）中應用BSPDN技術，並將其稱為「PowerVia」。另一方面，台積電，作為全球晶圓市場的領導者，掌握了62%的市場份額，計劃在2026年底之前將BSPDN技術應用於1.6奈米或更小的製程。
三星的GAA製程計劃
除了BSPDN技術，三星還計劃在今年下半年量產基於第二代GAA技術（SF3）的3奈米晶片。李成宰透露，相比於第一代GAA製程，SF3技術將晶片效能提升30%、功率提升50%，同時縮小晶片尺寸35%。
市場影響與未來展望
三星的這些技術創新顯示了其在全球晶圓代工市場中的積極擴展，並可能對市場競爭格局產生深遠影響。三星的最新技術不僅有助於提升其晶片性能，還有助於縮短與台積電的技術差距。
本內容來自科技新聞 投稿，不代表本網站觀點與立場。转载，请注明出处：https://news.kejixun.com/20404.html
